

Conception et systèmes embarqués complexes

Master 2004

Antoine Fraboulet, Tanguy Risset

antoine.fraboulet@insa-lyon.fr, tanguy.risset@ens-lyon.fr

Lab CITI, INSA de Lyon, Lab LIP, ENS de Lyon



● Communications sur puce

● Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

Communications sur puce



Plan

● Communications sur puce

● Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

1. Bus de communications
2. Evolution des System on Chip
3. Problématique des réseaux sur puce
4. Quelques exemples

Bus partagés



- Communications sur puce
- Plan


Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions : handshake
- Gestion des transactions : burst
- Synchronisation
- Signalisation et codage des valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip


Problématique des réseaux sur puce

Quelques exemples



- Ensemble de fils connectés à tous les périphériques
- Sélection d'un composant :
 - ◆ Arbitrage
 - ◆ Décodage d'adresse

Bus partagés



- Ensemble de fils connectés à tous les périphériques
- Sélection d'un composant :
 - ◆ Arbitrage
 - ◆ Décodage d'adresse

- Communications sur puce
- Plan

Bus de communications


- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions : handshake
- Gestion des transactions : burst
- Synchronisation
- Signalisation et codage des valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

Bus partagés



- Ensemble de fils connectés à tous les périphériques
- Sélection d'un composant :
 - ◆ Arbitrage
 - ◆ Décodage d'adresse

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions : handshake
- Gestion des transactions : burst
- Synchronisation
- Signalisation et codage des valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples



Bus partagés

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- Medium d'interconnexion partagé entre tous les composants
- Ressource partagée par toutes les communications
- Facile à concevoir, coût faible

- Bande passante partagée
- Longueur des connexions problématique
 - ◆ Synchronisation
 - ◆ Consommation

Arbitrage et sélection

- Communications sur puce
- Plan



Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions : handshake
- Gestion des transactions : burst
- Synchronisation
- Signalisation et codage des valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples



- Logique 3 états
- Multiplexeurs de contrôle

Gestion des transferts

- Communications sur puce
- Plan

Bus de communications


- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- Séparation bus d'adresse et bus de données
- Pipeline : adresse puis donnée
 - ◆ Plus de temps pour décoder l'adresse
 - ◆ Permet d'entrelacer adresses et données



- Le temps de latence reste le même
- Le débit est augmenté

Transactions

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions : handshake
- Gestion des transactions : burst
- Synchronisation
- Signalisation et codage des valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce


Quelques exemples

■ Bloquantes


- ◆ Le bus est bloqué le temps d'avoir la réponse

■ Non bloquantes


- ◆ Emission d'une requête
- ◆ Utilisation libre du bus le temps de préparer la réponse
- ◆ Emission de la réponse en retour



Gestion des transactions : handshake



Gestion des transactions : burst



Synchronisation

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst

● Synchronisation

- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- Gestion transparente des différences d'horloges
 - ◆ Poignée de main
 - ◆ La partie la plus rapide est mise en attente sur la plus lente
- Transferts groupés (burst) possibles
- Obligatoire dans les systèmes asynchrones
- Possibilité d'avoir des systèmes Globalement Asynchrone et Localement Synchrone (GALS)
- Simplification des arbres d'horloges
- Permet d'intégrer des IP utilisant des fréquences différentes
- Permet d'éteindre une IP si l'on en a pas besoin

Signalisation et codage des valeurs

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation

● Signalisation et codage des valeurs

- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- La consommation est reliée à l'activité d'un circuit
 - ◆ Changement de valeurs
- Les fils des bus présentent une forte capacité
 - ◆ Minimiser les changements d'état
 - ◆ $P_d = C_L V_{dd}^2 f_p$
 - C_L capacité de charge
 - V_{dd} tension nominale
 - f_p fréquence
- Séparation des bus d'adresse et de données
 - ◆ Mode d'adressage (calcul des adresses suivantes)
 - ◆ Techniques d'encodage (distance de hamming)

Arbitrage

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- L'arbitrage doit assurer une équité entre les IP
 - ◆ Tourniquet
 - ◆ Priorités fixes
 - ◆ TDMA (Time Division Multiple Access)
- Bande passante garantie : TDMA
- Latence garantie : priorité
- Distribution du contrôle problématique

Bus hiérarchiques

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage

● Bus hiérarchiques

- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- Plusieurs bus connectés par des ponts
 - ◆ Bus système (CPU/Mémoire)
 - ◆ Bus d'entrée/sortie
- Accès rapide sur un même segment
 - ◆ Nécessite la prise en compte de la localité des communications
- Facteur d'accélération = nombre de bus
- Chaque segment peut être de type différent
- Commutation de paquet possible

Architecture d'un Ipaq

- Communications sur puce
- Plan


Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions : handshake
- Gestion des transactions : burst
- Synchronisation
- Signalisation et codage des valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples



Problématique des communications sur bus

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- Bande passante
- Signalisation
 - ◆ Latence
 - ◆ Synchronisation des IPs
 - ◆ Encodage et consommation
- Fiabilité
- Qualité de service
- Standardisation des interfaces

Bus Amba (ARM)

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- Amba 3.0 (ARM)
 - ◆ AHB : Advanced High Speed Bus
 - Pipeline simple
 - Adresses et données ensembles
 - Chaque transaction possède un identifiant
 - Possibilité de réponse dans le désordre
 - Transaction de longueur variables
 - ◆ ASB : Advanced System Bus (ancien)
 - ◆ APB : Advanced Peripheral Bus
 - Bus plus lent
 - Non pipeliné
 - Transactions de longueur fixe
 - Basse consommation

IBM CoreConnect

- Communications sur puce
- Plan

Bus de communications

- Bus partagés
- Bus partagés
- Arbitrage et sélection
- Gestion des transferts
- Transactions
- Gestion des transactions :
handshake
- Gestion des transactions :
burst
- Synchronisation
- Signalisation et codage des
valeurs
- Arbitrage
- Bus hiérarchiques
- Architecture d'un Ipaq
- Problématique des
communications sur bus
- Bus Amba (ARM)
- IBM CoreConnect

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

■ IBM CoreConnect

◆ Processor Local Bus

- Fully synchronous, supports up to 8
- 32, 64 ou 128 bits
- Lecture/Ecriture sur bus séparés
- Burst transfers, variable and fixed-length supported

■ Pipelining

■ Split transactions

◆ On-Chip Peripheral Bus

- Fully synchronous
- 32-bit address bus, 32-bit data bus
- Supports single-cycle data transfers between master and slaves
- Supports multiple masters, determined by arbitration implementation
- Bridge function can be master on PLB or OPB

Évolution des System on Chip

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

● Évolution des System on Chip

- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- Fiabilité
- Communications dans les SoC

Problématique des réseaux sur puce

Quelques exemples

- Télévision numérique
- Réseaux privé domestique
 - ◆ vidéo
 - ◆ audio
 - ◆ internet
- Le tout dans un même système sur puce !

Évolution des SoC

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

- Évolution des System on Chip
- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- Fiabilité
- Communications dans les SoC

Problématique des réseaux sur puce

Quelques exemples

- Le conception de SoC permet d'intégrer des circuits de plus en plus complexes.
- Utilisation de bus standardisés et de cœurs d'IP
- Rôle de l'interconnexion placé au premier plan
- Les SoC dans les 10 prochaines années (ITRS)
 - ◆ Gravure à 50nm
 - ◆ Intégration de plusieurs milliards de transistors
 - ◆ Fréquence de l'ordre de 10GHz

Latence dans les systèmes

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

- Évolution des System on Chip
- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- Fiabilité
- Communications dans les SoC

Problématique des réseaux sur puce

Quelques exemples

- Les latences cachées sont un problème important
 - ◆ Latence à l'intérieur d'une puce
 - ◆ Fréquence des processeurs / temps d'accès à la mémoire
 - ◆ Processeurs / Co-processeurs
 - ◆ Dans 5 ans la majorité des SoC tourneront sur des processeurs hétérogènes
 - un système "settopbox" simple utilise actuellement 4 processeurs

Évolution des délais dans les circuits



- Communications sur puce
- Plan
- Bus de communications
- Evolution des System on Chip
- Évolution des System on Chip
- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- Fiabilité
- Communications dans les SoC
- Problématique des réseaux sur puce
- Quelques exemples




Figure 54 Delay for Metal 1 and Global Wiring versus Feature Size

Évolution des délais dans les circuits

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

- Évolution des System on Chip
- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- Fiabilité
- Communications dans les SoC

Problématique des réseaux sur puce

Quelques exemples

- Technologie :
 - ◆ à 45 nm, la propagation du signal d'un bout à l'autre devrait prendre de 6 à 10 cycles d'horloge
 - ◆ Les problèmes de routage (physique) prennent 20% du temps de conception
- La distribution d'un signal d'horloge sur le circuit pose de gros problèmes
- Les fils d'interconnexion sont un facteur très important dans les SoC de grande taille

Fiabilité

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

- Évolution des System on Chip
- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- **Fiabilité**
- Communications dans les SoC

Problématique des réseaux sur puce

Quelques exemples

- La finesse de gravure peut introduire des erreurs de transmission au niveau physique.
- Il faut prendre en compte la gestion des erreurs dans la conception de l'interconnexion.

Communications dans les SoC

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

- Évolution des System on Chip
- Évolution des SoC
- Latence dans les systèmes
- Évolution des délais dans les circuits
- Évolution des délais dans les circuits
- Fiabilité

● Communications dans les SoC

Problématique des réseaux sur puce

Quelques exemples

- applicative: niveau d'interaction des composants, les communications sont vues comme des canaux abstraits;
- transaction: gestion des liaisons point à point entre les modules;
- transferts: gestion des protocoles permettant d'effectuer une communication sur un bus;
- couche physique: câblage physique des bus et gestion de la synchronisation.
- La gestion du trafic sur puce va bientôt devenir un problème majeur
- La difficulté de conception va passer de la mise en place des **portes** logiques aux **fils** d'interconnexion

Problématique des réseaux sur puce



- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

● Problématique des réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Problématique des réseaux sur puce

● Interconnexion et composants

● VCI : Virtual Component Interface

● Application sur réseau sur puce

Quelques exemples

- Une solution proposée est de passer à des interconnexions utilisant les techniques des réseaux
 - ◆ Communication par paquets
 - ◆ Routage / Commutation
 - ◆ Topologie adaptée au trafic
 - ◆ Communication point à point
 - ◆ Interface standard

Réseaux sur puce

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce

● Réseaux sur puce

- Réseaux sur puce

- Réseaux sur puce

- Réseaux sur puce


- Problématique des réseaux sur puce

- Interconnexion et composants

- VCI : Virtual Component Interface

- Application sur réseau sur puce

Quelques exemples



Réseaux sur puce

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce

- Réseaux sur puce

- Réseaux sur puce

- Réseaux sur puce

- Réseaux sur puce





- Problématique des réseaux sur puce

- Interconnexion et composants

- VCI : Virtual Component Interface

- Application sur réseau sur puce

Quelques exemples



Réseaux sur puce

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce


- Problématique des réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce

- Problématique des réseaux sur puce
- Interconnexion et composants
- VCI : Virtual Component Interface
- Application sur réseau sur puce


Quelques exemples



(a) Le modèle de base



(b) Adaptation pour les réseaux de machines.



(d) Adaptation pour les SoC

Réseaux sur puce

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

● Problématique des réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Problématique des réseaux sur puce


● Interconnexion et composants

● VCI : Virtual Component Interface

● Application sur réseau sur puce

Quelques exemples

- Composants virtuels (IP)
 - ◆ Description de composants
- Découplage calculs/communications
 - ◆ \Rightarrow Interfaces standard (VCI - OCP)
- Nécessité d'une couche d'adaptation : Wrappers
 - ◆ Lien entre composant et interconnexion
 - ◆ Adaptation d'interfaces



Problématique des réseaux sur puce

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Problématique des réseaux sur puce
- Interconnexion et composants
- VCI : Virtual Component Interface
- Application sur réseau sur puce

Quelques exemples

- Topologie (2d mesh, fat tree, Xi...)
- Nombre de nœuds
- Nombre de commutateurs par nœud
- Fréquence maximale (locale et globale)
- Qualité de service : latence, bande passante, perte de paquets, gestion des erreurs, réordonnancement de paquets
- Garantie de pires cas : latence et consommation
la prédictibilité est aussi importante que la latence

Interconnexion et composants



- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Problématique des réseaux sur puce


● Interconnexion et composants

- VCI : Virtual Component Interface
- Application sur réseau sur puce

Quelques exemples

- Plusieurs normes
 - ◆ VCI : Virtual Component Interface
 - ◆ OCP : Open Core protocole
 - ◆ STBus : propriétaire ST
- Il faut prévoir des *wrappers* pour interconnecter les composants
- Définition de l'interface physique et du protocole de communication point à point
- Un paquet est découpé en *fleet* : unité de communication
- Commutation et bufferisation dans le réseau

VCI : Virtual Component Interface



- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Réseaux sur puce

● Problématique des réseaux sur puce

● Interconnexion et composants

● VCI : Virtual Component Interface

● Application sur réseau sur puce

Quelques exemples

Interconnexion et composants

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Problématique des réseaux sur puce
- Interconnexion et composants
- VCI : Virtual Component Interface
- Application sur réseau sur puce

Quelques exemples

- Espace d'adressage partagé
- Transaction = requête / réponse
- Communications point à point
- Acquittements
- Possibilité d'avoir des réponses dans le désordre

Application sur réseau sur puce

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

- Problématique des réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Réseaux sur puce
- Problématique des réseaux sur puce
- Interconnexion et composants
- VCI : Virtual Component Interface
- Application sur réseau sur puce

Quelques exemples

- Comment placer une application sur un NoC
 - ◆ Estimation des échanges entre les composants
 - ◆ Groupement des composants en groupes
 - ◆ Placement des fonctionnalités (Hard/Soft) dans le réseau
 - ◆ Prise en compte de la possibilité de reconfiguration
- Génération d'un réseau
 - ◆ La topologie du réseau est dérivée du graphe de tâche

SPIN



- Communications sur puce
- Plan


Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- SPIN
- Distributed SPIN
- Aethereal
- Xi
- Conclusion



8x8 routeur SPIN

4 liens montants

4 liens descendants

ressource avec interface SPIN

- Topologie en arbre élargi
- Tous les nœuds peuvent communiquer entre eux
- Tirage aléatoire du chemin montant
contentions sur le chemin descendant
- Routage whormhole
- Mémorisation minimale
- Contrôle de flux par retour de crédits

Distributed SPIN

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce


Quelques exemples

- SPIN
- Distributed SPIN
- Aethereal
- Xi
- Conclusion

- Evolution de l'architecture de SPIN
 - ◆ Problème de consommation des routeurs
- Modèle hiérarchique de réseaux
 - ◆ Nœuds utilisant un bus local
 - ◆ Interconnexion des grappes en arbre élargi
- Permet d'utiliser la localité des communications

Aethereal

interface entre les composants
et le réseau



commutation en division de temps (TDMA)

- Trafic garanti et trafic best effort
- Division du temps en slots (synchronisation nécessaire des routeurs)

- Communications sur puce
- Plan


Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- SPIN
- Distributed SPIN
- Aethereal
- Xi
- Conclusion



- Communications sur puce
- Plan

Bus de communications


Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- SPIN
- Distributed SPIN
- Aethereal
- Xi
- Conclusion

32–64 bits
500 – 1000 MHz (16–64 Gb/s)



8x8 commutateur Xi
canaux et src–dst tag

- table de commutation statique
- contrôle de flux par retour de crédits
- prise en compte de 2 priorités de trafic

Conclusion

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- SPIN
- Distributed SPIN
- Aethereal
- Xi
- Conclusion

- La technologie et l'évolution des systèmes augmentent les communications sur puce
- La conception de système est de plus en plus complexe
- Une des solutions passe par la réutilisation de composants ou sous-systèmes mais reste encore difficile à faire
- La mise en place de réseaux sur puce sera la prochaine étape
- La question est : à quoi ressembleront ces réseaux ?

Conclusion

- Communications sur puce
- Plan

Bus de communications

Evolution des System on Chip

Problématique des réseaux sur puce

Quelques exemples

- SPIN
- Distributed SPIN
- Aethereal
- Xi
- Conclusion

- Il faut une adéquation entre réseau et application
- Les communications globales et locales sont séparées
- Utilisation possible d'un bus pour les communications locales
- Réseaux dédiés pour les communications globales.